IT Home在6月25日报道说，Fables Chip Design Company Primemas昨天宣布，它将释放客户第一个CXL 3.0（基于PCIE 6.0 PHY）来控制/主要是SOC。 Primemas的CXL SoC采用了枢轴模块化核心/芯片小型设计。除了基本的IP功能外，它还配备了较高的带宽，低延迟片间互连接口，该接口可以通过相邻模块实现无缝资源共享，这意味着一般SOC可以累积许多CXL SOC模块。 EDSFF E3.S设备的1×1设计的Hubles最高512GB DRAM容量；虽然PCIE AIC或CEM产品的2TB鼓容量可以连接到1U机架，总存储容量为8TB DRAM至2×2调整。 Primemas Business的执行副总裁兼发展主管Jay Kim表示：“我们受到枢轴癫痫发作以满足快速增长的工作量的最初挑战的启发。我们很高兴能采取重要的步骤拖车基于CXL的ARD通过Micron和CXL AVL（这是家：ASIC验证实验室）的ARD商业化正在推动变化，该更改会改变传统的计算平台。